专利摘要:
キャパシタと、インダクタと、負荷と、逆並列ダイオードを有する切り換えデバイスとを含む閉ループ共振直列回路を含む、高周波共振装置が説明される。エネルギー源が、閉ループ直列回路に結合される。この高周波共振装置はまた、閉ループ共振直列回路の1サイクルより長い時間だけ切り換えデバイスをオンにするためのコントローラを含む。A
公开号:JP2011507187A
申请号:JP2010537967
申请日:2008-12-11
公开日:2011-03-03
发明作者:ドナルド パートリッジ
申请人:ワン モア タイム エルエルシー;
IPC主号:H05B6-06
专利说明:

[0001] 本発明の実施形態は、一般に、電子デバイス及び回路の分野に関する。より具体的には、これらの実施形態は、誘導加熱における高周波共振負荷に関連する切り換え損失を減らすためのバースト周波数共振インバータ回路のための製品、システム、及び方法に関する。
(関連出願の相互参照)
本出願は、引用により組み入れられる、2007年12月14日に出願された米国仮特許出願番号第61/007,757号に基づく優先権を主張するものである。]
背景技術

[0002] どれだけ高い周波数の共振負荷を稼働できるかを限定する要因は、複合された切り換え損失である。バイポーラデバイスでは、切り換え損失の6つの主要な源がある(電界効果トランジスタ型デバイスでは、列挙したうちの3番目及び4番目の損失は存在しない)。
1.オン時の電圧/電流(「V/I」)損失
2.オフ時のV/I損失
3.オン時の伝導変調損失
4.オフ時のテール電流損失
5.ダイオード切り換え損失
6.切り換えデバイスをオンにしたときの1/2CV2損失(ここでCはキャパシタンス、Vは電圧である)。]
[0003] オン時のV/I損失は、切り換えデバイスにおいて、デバイスの両端間の電圧が低下し、同時に電流が上昇するときの損失である。オン時のV/I損失に加えて、スイッチがオンにされると同時にダイオードに逆方向バイアスがかけられた(掃き出し)場合には、切り換えデバイスにおいて、付加的な高電流(負荷電流より高い)の損失がある。]
[0004] オフ時のV/I損失は、切り換えデバイスにおいて、デバイスの両端間の電圧が上昇し、同時に電流が低下するときの損失である。]
[0005] 伝導変調損失は、デバイスがオンにされた直後から、デバイスの両端間の順電圧降下がそのDC順電圧定格まで低下するまでのデバイスにおける損失である。]
[0006] テール電流損失は、切り換えデバイスのターンオフ時間の終わりに生じる。ほとんどの切り換え条件下におけるほとんどのバイポーラデバイスの場合、切り換えデバイス自体が電流減衰速度を定める点に達し、電流はより低速で減衰するため、従って電力損失が増大する。テール電流損失の原因及び程度は複雑であるが、テール電流損失は、一般に、デバイスが最初にオンにされたときに生じる少数キャリアの注入によりバイポーラデバイス内に貯蔵された電荷に起因する。]
[0007] ダイオード切り換え損失は、典型的には非常に高いものであり、切り換えデバイスがオンにされたときにダイオード内の電流でダイオードに逆方向バイアスがかけられた場合(掃き出し)に生じる。]
[0008] 切り換えデバイスをオンにしたときの1/2CV2損失は、オンにする直前にデバイスの両端間でキャパシタンスに貯蔵されたエネルギーをデバイスが吸収することに起因する。]
発明が解決しようとする課題

[0009] 高周波共振装置が説明される。本装置は、キャパシタと、インダクタと、負荷と、逆並列ダイオードを有する切り換えデバイスとを含む閉ループ共振直列回路を含む。エネルギー源が、閉ループ直列回路に結合される。本装置は、閉ループ共振直列回路の1サイクルより長い時間だけ切り換えデバイスをオンにするためのコントローラを含む。]
[0010] 本発明の他の特徴及び利点は、添付図面及び以下の詳細な説明から明らかになるであろう。]
[0011] 本発明は、例として説明されるものであり、添付の図面の形状に限定されるものではなく、図中、同様の参照番号は同様の要素を示す。]
図面の簡単な説明

[0012] 本発明の一実施形態による、キャパシタと、インダクタと、負荷と、切り換えデバイスとの直列閉ループ接続を、該キャパシタを再充電するためのエネルギー源と共に含む概略図を示す。
本発明の一実施形態による共振型式のエネルギー源を用いた切り換えデバイスにおける負荷電流波形を時間に対してマッピングするグラフを示す。
本発明の一実施形態による詳細な共振型式のエネルギー源を含む概略図を示す。
本発明の一実施形態による共振型式のエネルギー源を用いたキャパシタにおける電流波形を時間に対してマッピングするグラフを示す。
本発明の実施形態による制御されない電流源型式のエネルギー源を示す。
本発明の実施形態による制御された電流源型式のエネルギー源を示す。
本発明の実施形態による電流源形式のエネルギー源を用いた場合の負荷電流オフセットを示す。
キャパシタではなくインダクタが事前充電される、本発明の実施形態によるエネルギー源の詳細な型式を含む概略図を示す。
図5Aに示す実施形態による、負荷電流波形を時間に対してマッピングするグラフを示す。] 図5A
実施例

[0013] バースト周波数共振インバータは、誘導加熱用途に用いることができる。誘導加熱は、交流が流れるワイヤのコイルの内側に導電材料を置くことを含む。導電材料は、交流の周波数が十分に高い場合に昇温する。共振負荷インバータから供給される電力は、それが動作する周波数により制限されている。限定要因は、インバータにおける切り換え損失であった。絶縁ゲートバイポーラトランジスタ(「IGBT」)の最大電流定格を下回るように減定格しない場合、従来の共振負荷インバータの動作周波数はおよそ50kHzまでに制限されていた。]
[0014] 本発明の実施形態は、本明細書で提示されるように、周波数制限の問題を解決し、データシートで規定された最大値よりも高い電流で動作する。新規な実際の周波数制限は、減定格なしで、500kHzのオーダーになる。]
[0015] さらに、従来の共振負荷インバータは、動作のサイクル毎に2回の切り換え損失を受けていた。例えば、20kHzで稼働した場合には、40KHzの速度で切り換え損失があった。本発明の実施形態は、本明細書で提示されるように、20kHzで稼働した場合、およそ2kHzの速度の切り換え損失を受けるに過ぎない。さらに、切り換え損失は、生じた場合でも、従来技術の切り換え損失のわずかに1/10から1/100である。]
[0016] バースト周波数共振インバータの実施形態は、本明細書で提示されるように、切り換え損失の6つの主要な源を大幅に減らす。本発明の実施形態は、いつでもオフにできるデバイスにおいて機能するだけでなく、オフにするためにある長さの時間にわたって逆バイアスをかけなければならないシリコン制御整流器(「SCR」)においても機能する。]
[0017] 本発明の実施形態は、インダクタと、負荷(インダクタが誘導加熱型負荷を含まない場合)と、逆並列ダイオードを有する切り換えデバイスとの閉ループ直列回路の中に接続された充電キャパシタから構成される。切り換えデバイスをオンにし、そして切り換えデバイスをオフにする前に共振負荷をその当初の電圧に対して小さい率になるまで連続的にリングダウン(ring down)させることにより、共振負荷の多数のサイクルが切り換え損失なしで生成される。さらに、共振周波数(バースト周波数)より低い周波数で動作するときに生じる切り換え損失さえ、ゼロ近くまで減らされる。これは、切り換えデバイスが最初にオンにされるときに負荷の中に電流が存在しないこと、及び、切り換えデバイスがオフにされるときの電圧が低いことによるものである。バースト周波数インバータをオフにすることによる切り換え損失は、ダイオードの損失及び切り換えデバイスの損失の両方とも非常に低い。]
[0018] 図1Aは、本発明の実施形態による、キャパシタと、インダクタと、負荷(誘導加熱型負荷がない場合)と、逆並列ダイオードを有するスイッチとの閉ループ直列回路を示す。1つの実施形態において、負荷は、誘導加熱型負荷としてインダクタ内に含まれる。代替的な実施形態においては、負荷は主として、他の回路に供給する変圧器のものである。バースト周波数トポロジの動作の各サイクルの少なくとも一部の間、直列接続回路にエネルギーを供給するエネルギー源が、キャパシタに並列する。図1Bは、本発明の実施形態による共振エネルギー源を用いた場合の負荷電流波形を示す。] 図1A 図1B
[0019] 図1Aの回路の動作の1サイクルは、以下の通りである。サイクルは、キャパシタが電圧VCまで充電された状態で開始する。スイッチSがオンにされ、共振信号が生成される。スイッチSは、直列共振回路における電流がバーストサイクル開始時の当初の値に対して小さい率に減衰するまでオンのままにされ、その後オフにされる。図1Bは、3つの例示的なサイクルを示す。図1Bは、3つの例示的なサイクルを示すが、本発明の実施形態は、3つより多い又は少ないこのようなサイクルを生成するために用いることができる。スイッチSがオフにされた後、キャパシタはVcボルトまで再び充電され、サイクルが繰り返される。負荷に供給される電力は、どれだけ頻繁に上述のサイクルが繰り返されるかにより求められる。負荷に対するおよその電力は、以下の通りである。負荷に対する電力=1/2CV2fBであり、ここでVはサイクル開始時のキャパシタの両端間の電圧であり、fBは減衰サイクルの周波数(バースト周波数)であり、Cはキャパシタンスの値である。] 図1A 図1B
[0020] 図2Aは、1つの実施形態の共振エネルギー源をより詳細にした、図1Aに示すものと同様の直列回路を示す。負荷を含む直列回路は図1Aと同様のものであり、DC電圧源と、インダクタLEと、スイッチSEと、ダイオードDEとの付加的な直列回路(ひとまとめでエネルギー源)を直列回路のキャパシタに対して並列に有する。負荷直列回路の動作は、図1Aについて上述されたものと同様である。] 図1A 図2A
[0021] 本発明の一実施形態によると、スイッチSEがオフにされ、以下のことが生じる。すなわち、スイッチSがオフにされた後、SEがオンにされる。図2Bは、キャパシタCがバーストサイクルの開始時の電圧まで再び上がるまで再充電する共振電流が存在する、時間TRCを示す。負荷に供給される電力は、どれだけ頻繁にバーストサイクルが繰り返されたかにより求められる。] 図2B
[0022] 一実施形態において、負荷に供給される電力は、VDC(電源電圧)を変化させ、かつバースト制御を(上述のように)固定周波数で動作させることによって制御することもできることに留意されたい。例えば、負荷を含む直列回路の固有共振周波数が非常に高い一方で、低い等価インピーダンス(「Q」)の回路で稼働するといった特定の条件下で、これは好ましい動作方法となる。]
[0023] 図3A及び図3Bは、本発明の実施形態による、エネルギー源として用いることができる2つの更なる回路を示す。図示されたエネルギー源は例示的なものである。当業者であれば、同じ目的を果たす他のエネルギー源を設計することができるであろう。さらに、スイッチSをオンオフしなければならない回数を大幅に減らす一方で依然として非常に高い周波数を生成するために、多数のサイクルわたってリンギングする負荷を含む直列回路を有することを可能にするという同じ目的を果たす、エネルギー源と直列接続回路との組み合わせのその他の構成が存在する。] 図3A 図3B
[0024] 図3Aは、本発明の実施形態による、負荷共振回路のキャパシタに対して並列な別の形式のエネルギー源を示す。このエネルギー源は、DC源と、インダクタLEと、ダイオードDEとの直列回路で構成される。この実施形態のエネルギー源は、制御されない電流源と呼ばれ、すなわち、負荷直列回路の動作が、インダクタLEにどれだけの電流が流れるかを決定することになる。幾つかの実施形態は、エネルギー源の中にダイオードDEを必要としない。] 図3A
[0025] 図3Aに示す回路の2つの動作モードを説明する。(1)インダクタLEにおける電流が連続的ではない場合と、(2)インダクタLEにおける電流が連続的である場合である。] 図3A
[0026] バースト速度が低速である場合(スイッチSがどれだけ頻繁にオンにされるかにより決定される)、インダクタLEにおける電流は不連続になる。スイッチSがオンにされる時点で、インダクタLEには電流が流れていない。スイッチSがオンである間に、インダクタLEにおける電流は増大する。スイッチSがオフにされると、インダクタLEにおける電流は、キャパシタCの両端間の電圧がインダクタLEにおける電流をゼロまで減少させるのに十分な電圧まで充電されるまで流れ続ける。この動作モード下では、負荷に対する電力は、スイッチSがどれだけ頻繁にオンにされたかに線形的に相関する。この動作モード下では、キャパシタの両端間の電圧は、オンにされる度に同一となる。]
[0027] 連続動作モードでの動作の場合、すなわち、次にスイッチSがオンにされる前に電流がゼロに戻らない場合、インダクタLEにおける電流レベルは、インダクタLEの両端間での正味のボルト秒が1回のバーストサイクルの間にゼロになるために必要とされるレベルまで、上昇することになる。この動作モード下では、バースト周波数が増大するのに伴い、キャパシタCの両端間の電圧もまた増大することになる。]
[0028] 本発明の実施形態における電流源エネルギー源を用いた場合、電流波形は正のオフセットを有することになる。正のオフセットを図4に示す。] 図4
[0029] 本発明の実施形態によると、負荷における共振電流がDCオフセット電流のせいで逆並列ダイオードを通って逆転しなくなるまで、スイッチSのターンオフを遅延させることにより、直列負荷回路におけるダイオード切り換え損失(これは既にかなり低い)をさらに減少させることができる。]
[0030] 図3Bは、本発明の実施形態による別の電流源エネルギー源を示す。これは制御された電流源と呼ばれる。制御された電流源は多くの方法で動作させることが可能である。動作させることができる3つの方法は以下の通りである。] 図3B
[0031] 第1のモードは図3Aに示す回路と同様であり、スイッチDは固体回路遮断器として用いられ、すなわち、負荷障害のときにスイッチDはオフにされる。スイッチDをオフにすることにより、インバータの稼働を停止させる。スイッチDをオフにするのと同時に、スイッチSを短時間だけ、オンにするか又はオンのまま保持することで、回路の損傷が防止される。] 図3A
[0032] 第2のモードにおいて、スイッチDは、インダクタLEにおける電流を制御するために、パルス幅変調(「PWM」)モードで制御される。これは、インダクタLEのサイズを小さくするために低い負荷共振周波数で稼働するときに、特に有用である。]
[0033] 第3のモードにおいて、スイッチDは、非常に高い周波数及び低いQ負荷で稼働する場合に上述のようにダイオードXの両端間の平均電圧(VIN)を制御するために、PWMモードで制御される。この動作モードは、例えば、LEのサイズを大幅に小さくする、又は、LEに対して直列のダイオードを排除するといった、他の負荷条件の下でも利点を有する。]
[0034] 図5Aは、本発明の実施形態による、キャパシタを事前充電する代わりに、共振がリングダウンする前にインダクタLを事前充電する、図1Aの回路の変形を示す。図1Aの回路における損失の大部分は、スイッチSの伝導変調損失である。図5Aの回路は、スイッチSにおける伝導変調損失がほとんど又は全くない。] 図1A 図5A
[0035] 図5Aの回路は、以下のように動作する。バーストサイクルの開始時に、スイッチSEがオンにされ、電流を、DC源VDC、スイッチSE、ダイオードDE、インダクタL、及び負荷(インダクタLが誘導加熱型負荷ではない場合)の経路上に流す。図5Bは、スイッチSEがオンである間の時間TEにおける電流の例示的な波形を示す。スイッチSEがオフにされると、インダクタLにおける電流は、次いで、スイッチSの逆並列ダイオード、キャパシタCを流れ、インダクタLに戻る。スイッチSEがオフにされた後で、スイッチSがオンにされる。バーストサイクルの残りは、図1Aについて説明されたものと同様である。回路は、スイッチSがオフであるバーストサイクルの開始時よりはるかに低い電流まで共振的にリングダウンすることが可能である。次いで、バーストサイクルが繰り返される。負荷に供給される電力は、スイッチSEがオンであるときにどれだけ高い電流になるか、及びどれだけ頻繁にサイクルが繰り返されるかによって、制御することができる。] 図1A 図5A 図5B
[0036] このトポロジの主要な利点の1つは、スイッチSの伝導変調損失が大幅に減少することである。幾つかの条件下では、伝導変調損失はゼロまで減少する。伝導変調損失は、以下のようにして減らされる。]
[0037] スイッチSEがオフにされると、電流はまず、スイッチSに逆並列のダイオードを通って流れる。電流が高く、かつ速い割合で上昇する場合には、ダイオードの両端間の電圧は、ダイオード自体の伝導変調損失のために高くなる。電圧が降伏電圧を上回ると、バイポーラスイッチSのエミッタ−ベース接合部はツェナー降伏し、電流は、ダイオードだけでなく、スイッチSも通って流れることになる。1つの実施形態において、降伏電圧は、およそ17ボルトである。スイッチSを通って流れる電流は、スイッチSのコレクタ領域を飽和させ、これによりスイッチSの伝導変調損失を減少させる。電流が十分に高く、かつ共振周波数が十分に高いと、伝導変調損失はゼロまで減少することになる。これにより、スイッチSのオン時の切り換え損失がゼロ近くまで減少する。上述のように、スイッチSを非常に低い電圧及び電流でオフにした場合にもスイッチSの切り換え損失は本質的にゼロになり、従って、この回路には、この回路を用いることができる周波数の制限が本質的に存在しない。この実施形態には、パワーエレクトロニクスを含む他の領域における用途がある。]
[0038] 1つの実施形態において、電流がダイオード内に存在する時間がSCRのターンオフ時間より長い場合、切り換えデバイスはSCRとすることができる。さらに、使用時のSCRのターンオフ時間は、SCRのターンオフ時間直前のSCRにおける電流の量が非常に低く、かつ電圧の変化率(「dv/dt」)が規定されたターンオフ時のdv/dtよりはるかに低いので、データシートで規定されたターンオフ時間より短いものとすることができる。その上、全電圧dv/dtの印加を、電流がSCR内を流れるのが停止する時間に対して相対的に遅延させることが可能であり、これにより、必要なターンオフ時間がさらに減らされる。]
[0039] 上記の明細書において、本発明をその特定の例示的な実施形態に関して説明してきた。本発明のより広い真意及び範囲から逸脱することなく、これに対して種々の修正を行うことができることが明らかである。従って、本明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきである。]
权利要求:

請求項1
キャパシタと、インダクタと、負荷と、逆並列ダイオードを有する切り換えデバイスとを含む閉ループ共振直列回路と、前記閉ループ直列回路に結合されたエネルギー源と、前記閉ループ共振直列回路の1サイクルより長い時間だけ前記切り換えデバイスをオンにするためのコントローラと、を含むことを特徴とする高周波共振装置。
請求項2
前記エネルギー源は、前記切り換えデバイスをオンにする前に前記キャパシタを事前充電するために、前記キャパシタに対して並列に前記閉ループ直列回路に接続されることを特徴とする請求項1に記載の装置。
請求項3
前記閉ループ共振直列回路の負荷は、誘導加熱型負荷であることを特徴とする請求項1に記載の装置。
請求項4
前記エネルギー源は、DC源と、インダクタと、ダイオードとの直列接続回路を含むことを特徴とする請求項1に記載の装置。
請求項5
前記エネルギー源は、DC源と、スイッチと、インダクタと、ダイオードとの直列接続回路を含むことを特徴とする請求項1に記載の装置。
請求項6
前記エネルギー源は、電流源エネルギー源を含むことを特徴とする請求項1に記載の装置。
請求項7
前記電流源エネルギーは、制御されない電流源であることを特徴とする請求項6に記載の装置。
請求項8
前記電流源エネルギーは、制御された電流源であることを特徴とする請求項6に記載の装置。
請求項9
前記エネルギー源は、前記切り換えデバイスをオンにする前に前記インダクタを事前充電するために、直列のインダクタ及び負荷に対して並列に前記閉ループ直列回路に接続されることを特徴とする請求項1に記載の装置。
請求項10
電流は、前記切り換えデバイスが順方向電流を伝導する前に、最初に前記切り換えデバイスのコレクタ領域を通って流れることを特徴とする請求項9に記載の装置。
請求項11
前記エネルギー源は、DC源と、スイッチと、ダイオードとの直列接続回路を含むことを特徴とする請求項9に記載の装置。
类似技术:
公开号 | 公开日 | 专利标题
US10230298B2|2019-03-12|Resistorless precharging
Anthony et al.2013|High-speed resonant gate driver with controlled peak gate voltage for silicon carbide MOSFETs
Sen1987|Power electronics
EP1186094B1|2005-08-31|Method and apparatus for converting a dc voltage to an ac voltage
JP2559033Y2|1998-01-14|ガス放電ランプ用安定器
US8587279B2|2013-11-19|Power conversion apparatus
US10389345B2|2019-08-20|Efficient IGBT switching
Grbovic2008|An IGBT gate driver for feed-forward control of turn-on losses and reverse recovery current
US8830711B2|2014-09-09|Hybrid switch for resonant power converters
Safaee et al.2015|A ZVS pulsewidth modulation full-bridge converter with a low-RMS-current resonant auxiliary circuit
Li et al.2009|Passive lossless snubber for boost PFC with minimum voltage and current stress
JP5493902B2|2014-05-14|電力変換装置
McMurray1987|Efficient snubbers for voltage-source GTO inverters
AU772748B2|2004-05-06|Control of series-resonant inductive pickups
US7919887B2|2011-04-05|High repetitous pulse generation and energy recovery system
US5886884A|1999-03-23|Passive ripple filter for zero voltage-zero current switched full-bridge DC/DC converters
US8614568B2|2013-12-24|Gate drive circuit of the voltage drive type semiconductor element and power converter
US5235501A|1993-08-10|High efficiency voltage converter
CN104811043B|2017-05-24|Dc‑dc转换器及其控制方法、以及二次电池充放电系统
US4965709A|1990-10-23|Switching converter with pseudo-resonant DC link
Krishnan et al.1990|Design of a single-switch-per-phase converter for switched reluctance motor drives
US4977493A|1990-12-11|Efficient snubber for rectifier circuits
KR100548730B1|2006-02-02|전기기기 전원장치
US5815386A|1998-09-29|Snubber for zero current switched networks
JP4824524B2|2011-11-30|単方向dc−dcコンバータおよびその制御方法
同族专利:
公开号 | 公开日
KR20100129266A|2010-12-08|
US7733067B2|2010-06-08|
WO2009078952A1|2009-06-25|
US20090154199A1|2009-06-18|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2011-12-10| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111209 |
2011-12-10| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
2013-02-12| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
2013-02-22| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130221 |
2013-05-22| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130521 |
2013-05-29| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130528 |
2013-10-16| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131015 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]